Цифровые фильтры с частотной реализацией

В предыдущей главе мы рассмотрели Цф с реализацией во времени. Другой класс ЦФ - это ЦФ с частотной реализацией. В отличие от временных методов, где анализируется каждый отсчет сигнала, в ЦФ с частотной реализацией анализируется набор из n отсчетов. Существуют различные алгоритмы обработки этих n отсчетов, из которых наиболее часто применяют алгорится дискретного преобразования Фурье (ДПФ) и быстрого преобразования Фурье (БПФ).

ДПФ-фильтры

Алгоритм ДПФ состоит в умножениии значений входных отсчетов на значения опорного сигнала синусоидальной формы заданной частоты и накоплении суммы этих произведений. Поскольку входной сигнал дискретизирован, то и опорный сигнал представляется в виде m дискретных значений на периоде (m-точечное ДПФ). Минимальное число m=2, при этом опорный сигнал принимает всего два значения (+1 и -1), и умножение на такой сигнал сводится к перемене знака отсчета входного сигнала. На рис. 1 этот процесс показан для n=8. Если входной сигнал имеет ту же частоту, что и опорный, то результат накопления зависит от взаимной фазировки входного и опорного сигналаов. Чтобы устранить эту зависимость, ЦФ делают двухканальным - в одном канале опорный сигнал сдвигают по фазе на 90° по отношению к опорному сигналу в другом канале.

Рис. 1 - Диаграммы сигналов при алгоритме ДПФ

Общая схема ДПФ фильтра показана на рис. 2.

Увеличить
Рис. 2 - Схема ДПФ-фильтра

Рис. 3 - Частотная характеристика ДПФ-фильтра

Входной сигнал поступает на аналого-цифровой преобразователь, а с него на два блока схем ИСКЛЮЧАЮЩЕЕ-ИЛИ. На двух триггерах и элементе ИСКЛЮЧАЮЩЕЕ-ИЛИ собран генератор двух опорных сигналов, сдвинутых на 90°. Один из них поступает на первый блок схем ИСКЛЮЧАЮЩЕЕ-ИЛИ, а другой - на второй.

В этих блоках производится умножение на +1 или -1 (т. е. передача с инверсией или без неё). Сумматор и регистр в каждом канале образуют сумматор-накопитель, который накапливает сумму по каждому импульсу частоты дискретизации f_д. Через n тактов накопления результаты заносятся в функциональный преобразователь X/Y, который выполняет операцию (X² + Y²)^1/2, где X и Y - результаты суммирования на выходах сумматоров-накопителей. С выхода функционального преобразователя цифровой код поступает на цифро-аналоговый преобразователь, на выходе которого образуется аналоговый сигнал.

Частотная характеристика ДПФ-фильтра показана на рис. 3. Ширина полосы пропускания определяется примерно как f_д/n, а резонансная частота f_рез = f_т/4 (поскольку тактовая частота f_т делится триггерами в 4 раза). У такого ЦФ имеются побочные резонансы на частотах 3f_рез, 5f_рез, 7f_рез, ... с относительными уровнями 1/3, 1/5, 1/7, ... Для получения более приемлимой формы частотной характеристики устанавливают несколько ДПФ-фильтров со сдвинутыми друг относительно друга частотами f_т и результаты их вычислений объединяют на сумматоре. В этом случае общая частотная характеристика определяется как сумма частотных характеристик (рис. 3).

БПФ-фильты

Алгоритм БПФ состоит из р этапов, на каждом из которых n входных отсчетов (а затем и их промежуточных результатов) умножаются на комплексные коэффициенты W^k. Эти коэффициенты можно определить так:

Например, при n=8 W⁰=1; W¹=0,7+j0,7; W²=j; W³=-0,7+j0,7; W⁴=-1; W⁵=-0,7-j0,7; W⁶=-j; W⁷=0,7-j0,7.

Базовая операция БПФ имеет вид X=A+W^kB; Y=A-W^kB, где А, В - значения входного сигнала. Операции над значениями входного сигнала проводятся в p=log₂n этапов (например, при n=8, р=3). На рис. 4 показана схема выполнения операций при 8-точечном БПФ. На первом этапе из значений входного сигнала А0...А7 образуются комбинации:

На втором этапе из полученных значений В0...В7 формируются комбинации:

И, наконец, на третьем этапе формируются комбинации:

D0 = C0 + W⁰C1;
D1 = С0 + W⁰C1 и т. д.

Рис. 4 - Схема выполнения операций при БПФ

Числа D0...D7 являются выходными числами БПФ-фильтра - отсчетами спектра сигнала.

В данном случае БПФ-фильтр является блоком из 8 фильтров. Аппаратурная реализация БПФ-фильтров довольно сложна. Чаще всего их реализуют в микропроцессорном исполнении. Общая структура вычислителя БПФ на микропроцессоре показана на рис. 5.

Рис. 5 - Структура вычислителя БПФ

Аналоговый сигнал, который необходимо анализировать, поступает на аналого-цифровой преобразователь (АЦП), с которого записывается в ОЗУ данных. Микропроцессор (МП) производит операции вычисления по программе, записанной в ПЗУ. Для ускорения вычисления можно использовать специализированное арифметическое устройство (АУ). Выдача результатов вычислений потребителю (ЭВМ, устройство отображения) производится через устройство ввода-вывода (УВВ). При обработке сигналов работа вычислителя состоит из трех этапов: прием входной информации, выполнение БПФ, выдача обработанной информации.